DIALOG(R) File 352: Derwent WPI

(c) 2004 Thomson Derwent. All rts. reserv.

WPI Acc No: 1995-219009/199529

XRAM Acc No: C95-101171 XRPX Acc No: N95-171780

Semiconductor device mfr. - using CVD method to deposit plug metal with

aluminium@ in via hole to form via plug

Patent Assignee: KAWASAKI STEEL CORP (KAWI)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 7130848 A 19950519 JP 93278378 A 19931108 199529 B

Priority Applications (No Type Date): JP 93278378 A 19931108

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 7130848 A 13 H01L-021/768

Title Terms: SEMICONDUCTOR; DEVICE; MANUFACTURE; CVD; METHOD; DEPOSIT; PLUG

; METAL; ALUMINIUM; HOLE; FORM; PLUG

Derwent Class: LO3; U11

International Patent Class (Main): HO1L-021/768

International Patent Class (Additional): HO1L-021/3205

File Segment: CPI; EPI

DIALOG(R) File 347: JAPIO

(c) 2004 JPO & JAPIO. All rts. reserv.

04838248 ** image available ** MANUFACTURE OF SEMICONDUCTOR DEVICE

PUB. NO.:

07-130848 [JP 7130848 A]

PUBLISHED:

May 19, 1995 (19950519)

INVENTOR(s): KOUNO YUMIKO

TAKEYASU NOBUYUKI

KONDO HIDEKAZU

YAMAMOTO HIROSHI

OOTA TOMOHIRO

APPLICANT(s): KAWASAKI STEEL CORP [000125] (A Japanese Company or Corporation), JP (Japan)

APPL. NO.:

05-278378 [JP 93278378]

FILED:

November 08, 1993 (19931108)

INTL CLASS:

[6] H01L-021/768; H01L-021/3205

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: ROO4 (PLASMA)

ABSTRACT

PURPOSE: To form an exposure surface flatly by burying plug metal into a via hole without any clearance.

CONSTITUTION: A lower-layer metal wiring 30 of Al is formed on an Si substrate body 10. Then, after an interlayer insulation film 40 is formed on it, a via hole is made Then, a via plug 51 is selectively deposited in the via hole by a chemical vapor growth method and then the via plug 51 is protruded upward from the open hole edge of the via hole. Then, an SOG film 35 which is harder than the plug metal is formed on the interlayer insulation film 40 thicker than the via plug which is protruded from the surface to reinforce the via plug. Then, the via plug which is protruded is eliminated along with the SOG film 35 by chemical mechanical polishing and then the surface is flattened. After that, an upper-layer metal wiring 60 is formed on it to form a multilayer wiring structure.

(11)特許出願公開番号

特開平7-130848

(43)公開日 平成7年(1995)5月19日

(51) Int. Cl. 6

識別記号

FΙ

H01L 21/768 21/3205

H01L 21/90

. B

21/88

審査請求 未請求 請求項の数3 〇L (全13頁)

(21)出願番号

特願平5-278378

(22)出願日

平成5年(1993)11月8日

(71)出願人 000001258

川崎製鉄株式会社

兵庫県神戸市中央区北本町通1丁目1番28

(72)発明者 河野 有美子

千葉県千葉市中央区川崎町1番地 川崎製

鉄株式会社技術研究本部内

(72)発明者 竹安 伸行

千葉県千葉市中央区川崎町1番地 川崎製

鉄株式会社技術研究本部内

(74)代理人 弁理士 長谷川 芳樹 (外3名)

最終頁に続く


(54) 【発明の名称】半導体装置の製造方法

(57)【要約】

(修正有)

【目的】 ヴィア孔内に隙間なくプラグ金属を埋め込 み、その露出表面を平坦に形成する。

【構成】 Si基板本体10上にAlを含む下層金属配 線30を形成する。次いで、この上に層間絶縁膜40を 形成した後、ヴィア孔を穿設する。次に、化学気相成長 法によって、ヴィア孔内にヴィアプラグ51を選択的に 堆積させ、このヴィア孔の開孔端から上方にヴィアプラ グ51を突出させる。次に、層間絶縁膜40上に、この プラグ金属よりも硬質なSOG膜35を、表面から突出 したヴィアプラグよりも厚く形成して、ヴィアプラグを 補強する。次に、ケミカルメカニカルポリシングによっ て、SOG膜35と共に、突出したヴィアプラグを除去 し、表面を平坦化する。この後、この上に上層金属配線 60を形成して多層配線構造を形成する。



【特許請求の範囲】

【請求項1】 多層配線構造を有する半導体装置の製造 方法であって、

1

基板上にA1を含む第1薄膜を形成し、この第1薄膜をパターンニングすることにより、下層金属配線を形成する第1工程と、

前記下層金属配線上に、この配線とこの上層に形成する 上層配線とを絶縁する層間絶縁膜を形成する第2工程 と、

前記層間絶縁膜にヴィア孔を穿設し、このヴィア孔の底 10 部に前記下層金属配線を露出させる第3工程と、

化学気相成長法によって、前記ヴィア孔内にA 1 を含む プラグ金属を選択的に堆積させることにより、このヴィア孔の開孔端から上方に前記プラグ金属の少なくとも一部を突出させる第4工程と、

前記層間絶縁膜上に、このプラグ金属よりも硬質な絶縁性の保護膜を、前記ヴィア孔の開孔端から突出した前記プラグ金属よりも厚く形成する第5工程と、

この保護膜の表面にケミカルメカニカルポリシングを施すことにより、この保護膜と共に、前記ヴィア孔の開孔 20 端から突出した前記プラグ金属を除去し、露出表面を平坦化する第6工程と、

前記平坦化された露出表面上に、前記上層配線となるA 1を含む第2薄膜を形成する第7工程と、

を有することを特徴とする半導体装置の製造方法。

【請求項2】 前記第6工程では、ケミカルメカニカルポリシングにより、前記保護膜から前記層間絶縁膜の上層部に至るまでを除去し、前記層間絶縁膜の露出表面を平坦化することを特徴とする請求項1記載の半導体装置の製造方法。

【請求項3】 多層配線構造を有する半導体装置の製造方法であって、

基板上にA1を含む第1薄膜を形成し、この第1薄膜をパターンニングすることにより、下層金属配線を形成する第1工程と、

前記下層金属配線上に、この配線とこの上層に形成する 上層配線とを絶縁する層間絶縁膜を形成する第2工程 と、

前記層間絶縁膜にヴィア孔を穿設し、このヴィア孔の底部に前記下層金属配線を露出させる第3工程と、

化学気相成長法によって、前記ヴィア孔内にA 1 を含むプラグ金属を選択的に堆積させることにより、このヴィア孔内に隙間なくプラグ金属を充填する第4工程と、

前記ヴィア孔の開孔端から突出した前記プラグ金属に対して、電解研磨を施すことにより、この突出したプラグ金属を除去し、前記層間絶縁膜の露出表面を平坦化する第5工程と、

この第5工程を経た露出表面上に、前記上層配線となる AIを含む第2薄膜を形成する第6工程と、

を有することを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、多層配線構造を有する 半導体装置の製造方法に関し、特に、多層化工程におけ る露出表面の平坦化技術に関する。

[0002]

【従来の技術】近年、半導体素子の高密度化、高集積化にともない多層配線技術が注目されている。この多層配線構造において、上下に隣合う層の金属配線間を接続する技術に、埋め込みヴィア構造を用いたものがある。この構造は、層間絶縁膜にヴィア孔を設け、このヴィア孔内に金属を埋め込み、ヴィアプラグを形成し、このヴィアプラグによって、上層配線層と下層配線層とを接続する。

【0003】このヴィアプラグを形成する方法としては、化学気相成長法による選択CVD(Chemical Vapor Deposition)法によって、ヴィア孔内にA1もしくはA1合金を埋め込む方法が提案されている(特開平3-291920)。

[0004]

【発明が解決しようとする課題】図13(a)に、CV D法によってヴィア孔内にヴィアプラグを形成した状態を示す。このように、ヴィア孔101の内部にヴィアプラグの頭部が位置する場合には、プラグ金属102が上方に突出する山型に形成される場合があり、この場合には、このプラグ金属102の頭部の裾野の部分とヴィア孔101の内壁との間に、空隙103が形成されることになる。このように、空隙103が形成された状態で、層間絶縁層104上に上層配線105を形成すると、図13(b)に示すように、上層配線105のカバレッジがこの空隙103の近傍で低下し、EM(エレクトロマイグレーション)耐性が悪化するなどの問題点があった。

【0005】また、このような欠点を補うべく、図14(a)に示すように、ヴィア孔101の開孔端が埋まるようにプラグ金属102を堆積させた場合には、この上に上層金属105を堆積させた際に、層間絶縁層104上の上層金属105の厚さが、この部分のみが厚く形成されるという欠点があった。

40 【0006】本発明は、このような課題を解決すべくなされたものであり、その目的は、多層化工程において、ヴィア孔内に隙間なくプラグ金属を埋め込むと共に、ヴィア孔内にプラグ金属を埋め込んだ状態で、その露出表面を平坦に形成する半導体装置の製造方法を提供することにある。

[0007]

【課題を解決するための手段】本発明にかかる第1の半 導体装置の製造方法は、まず第1工程として、基板上に A1を含む第1薄膜を形成し、この第1薄膜をパターン コングすることにより、下層金属配線を形成する。次に

第2工程として、この下層金属配線上に、この配線とこ の上層に形成する上層配線とを絶縁する層間絶縁膜を形 成する。次に第3工程として、この層間絶縁膜にヴィア 孔を穿設し、このヴィア孔の底部に下層金属配線を露出 させる。次に第4工程として、化学気相成長法によっ て、ヴィア孔内にA 1を含むプラグ金属を選択的に堆積 させることにより、このヴィア孔の開孔端から上方にプ ラグ金属を突出させる。次に第5工程として、層間絶縁 膜上に、ヴィア孔の開孔端から突出したプラグ金属より も厚く、このプラグ金属よりも硬質な絶縁性の保護膜 (例えば、SiO₁, SiN等)を形成する。この際、 ヴィア孔の内壁に空隙が形成されている場合には、この 空隙内にも充填できるような埋め込み性の優れたSOG 膜法、TEOSを原料としたCVD法などを用いて堆積 させることが望ましい。次に第6工程として、この保護 膜の表面にケミカルメカニカルポリシング(CMP)を 施すことにより、この保護膜と共に、ヴィア孔の開孔端 から突出したプラグ金属を除去し、露出表面を平坦化す る。なお、ヴィア孔内へのプラグ金属の埋め込みが不十 分である場合には、ヴィア孔内壁とヴィアプラグと間の 20 間隙にも保護膜を充填し、この保護膜をほぼすべて除去 するように、層間絶縁膜の上層部に至るまでを除去し て、層間絶縁膜の露出表面を平坦化することが望まし い。そして第7工程として、平坦化された露出表面上 に、上層配線となるA1を含む第2薄膜を形成する。

【0008】また、本発明にかかる第2の半導体装置の 製造方法は、まず第1工程として、基板上にAlを含む 第1薄膜を形成し、この第1薄膜をパターンニングする ことにより、下層金属配線を形成する。次に第2工程と 成する上層配線とを絶縁する層間絶縁膜を形成する。次 に第3工程として、層間絶縁膜にヴィア孔を穿設し、こ のヴィア孔の底部に下層金属配線を露出させる。次に第 4工程として、化学気相成長法によって、ヴィア孔内に Alを含むプラグ金属を選択的に堆積させることによ り、このヴィア孔内に隙間なくプラグ金属を充填する。 この際、層間絶縁膜の表面からプラグ金属が盛り上がる ように、プラク金属を充分に堆積させることが望まし い。次に第5工程として、ヴィア孔の開孔端から突出し たプラグ金属に対し、電解研磨を施すことにより、この 40 突出したプラグ金属を除去し露出表面を平坦化する。そ して、第6工程として、この第5工程を経た露出表面上 に、上層配線となるAlを含む第2薄膜を形成する。

【0009】なお、電解研磨とは、電解液中に試料面を 陽極にして電解を行い、その表面の凸部を除去して平滑 面を得るものであり、例えば、基板或いはプラグ部分を 陽極にして無水酢酸と過塩素酸の混合水溶液中で電解 し、ヴィア孔から突出したプラグ金属を優先的に電解除 去する方法などが揚げられる。

[0010]

・【作用】第1の半導体装置の製造方法において、ヴィア 孔内に堆積させる A 1 を含むプラグ金属は、例えばタン グステンなどのプラグ金属に比べて柔らかいため、その ままでCMPを施すと、引きちぎられてしまい、ヴィア 孔内に埋め込まれた形状で残すことができない。そこ で、第4工程において、ヴィア孔の開孔端からプラグ金 属の頭部が突出するように堆積させた後、第5工程にお いて、突出したプラグ金属が隠れるように、このプラグ , 金属よりも固いSiO、膜などの保護膜で覆う。これに より、この突出したプラグ金属が、いわば補強されるこ とになる。そして、このような前処理を施すことで、こ の表面にСMPを実施することが可能となる。

【0011】また、第2の半導体装置の製造方法では、 ヴィア孔の内壁に空隙が形成されないように、層間絶縁 膜の表面からプラグ金属が盛り上がるように充分に堆積 させる。そして、この表面に電解研磨を施すと、層間絶 縁膜の表面から突出したプラグ金属のみが除去される。 電解研磨においては、溶解した金属が電解液の酸化剤と 反応して試料面に薄い電解生成被膜を作るが、試料凸部 においてはこの電解生成被膜が薄いために電流が強く流 れこととなり、その他の部分に比べて速く進行するため である。

[0012]

【実施例】〈実施例1〉以下、実施例1にかかる半導体 装置の製造方法について、図1のフローチャート、及 び、図2、3の工程図に基づいて説明する。

【0013】まず、Si基板本体10の表面に下地絶縁 膜20を形成した後、スパッタ法によって、この下地絶 縁膜20上にCuが0.5重量%含まれるA1合金を5 して、この下層金属配線上に、この配線とこの上層に形 30 00nmの膜厚に堆積させ、AI合金膜31を形成する (図2(a),ステップ101)。

> 【0014】次に、A1合金膜31を所定のパターンに 加工し、下層金属配線30を形成する(ステップ10 2)。配線パターンの形成は、露光装置を用いてレジス トパターンを形成した後、塩素系のガスを用いたRIE (反応性イオンエッチング) によって行う。

> 【0015】次に、下層金属配線30が形成された下地 絶縁膜20上に層間絶縁膜40を形成する(図2

(b)、ステップ103)。この層間絶縁膜40は、プ ラズマCVD法によってSiO、膜を堆積させ、次いで この上にSOG膜を形成した後、エッチパックを利用し て形成する。

【0016】次に、層間絶縁膜40の上にフォトレジス ト膜を形成した後、フッ素系のガスを用いたRIEによ って、直径0.8μmのヴィア孔50を層間絶縁膜40 の所定の位置に形成する(図2(c), ステップ10 4).

【0017】次に、塩素系のガスを用いたプラズマエッ チングにより、ヴィア孔50の底部に露出した、下層金 50 属配線30表面に存在するアルミナ膜70を除去する

(図2(d), ステップ105)。

【0018】次に、大気にさらさずに反応容器に移送し た後、この反応容器内にDMAHと水素とを供給し、こ の混合ガスを原料とするCVD法によって、ヴィア孔5 0のみに選択的にAlを堆積させる。これによって、ヴ ィアプラグ51を形成する(図2(e), ステップ10 6)。

【0019】次に、層間絶縁膜40上に、この層間絶縁 膜40或いはヴィアプラグ51のうちで、最も突出した 表面が隠れる厚さに、SOG膜35を塗布し、必要に応 10 じて加熱硬化(キュア)する(図3(f))。このと き、例えば、400℃以上の温度で、30分以上キュア することによって、ほぼ完全なSiO. 膜を得ることが できるが、例えば、300℃で2分間、キュアして溶剤 を蒸発させただけでも、十分に保護膜としての役割を果 たす。

【0020】次に、ケミカルメカニカルポリッシング (CMP) 法により、SOG膜35と共に、層間絶縁膜 40の表面に突出したヴィアプラグ51の頭部を研磨し て除去し、露出表面を平坦化する(図3(g)、ステッ 20 プ107)。この際、研磨液としては、pH10のシリ カゾルを用い、120kg/cm'の圧力で研磨パッド を使ってポリシングを行う。なお、前出の図13(a) に示したように、ヴィアプラグの頭部がヴィア孔内に位 置し、ヴィアプラグの外縁部とヴィア孔の内壁との間に 間隙が形成されている場合には、このCMPによって、 層間絶縁膜40の上層部も研磨して除去し、図3 (g) に示す状態のように露出表面を平坦化する。

【0021】次に、このように平坦化した層間絶縁膜4 0に表面に、上述した下層金属配線30を形成した方法 30 と同様の方法によって、スパッタ法によりAI合金を4 00ないし1000nmの膜厚に堆積させ、A1合金膜 61を形成する(図3(h))。この後、A1合金膜6 1を所定のパターンに加工して、上層金属配線60を形 成する。(図3(i), ステップ108)。この際に使 用されるA1合金は、上層金属配線60に用いられるも のと下層金属配線30に用いられるものとで同一成分の 合金であっても異なる成分の合金であってもよい。

【0022】なお、Si基板本体10内および表面には 拡散層、ゲート電極などの半導体装置として必要な構造 40 が形成されている。下地絶縁膜20の必要な位置には、 コンタクト孔が存在し、下層金属配線30と、拡散層も しくはゲート電極あるいはその他の構造とを接続するコ ンタクト構造が形成されている。

【0023】〈実施例2〉他の実施例を図4のフローチ ャート、及び、図5、6の工程図に基づいて説明する。 【0024】まず、Si基板本体10の表面に下地絶縁 膜20を形成した後、スパッタ法によって、この下地絶 縁膜20上にCuが0.5重量%含まれるAl合金を5

(図5(a), ステップ201)。

【0025】次に、A1合金膜31を所定のパターンに 加工し、下層金属配線30を形成する(ステップ20 2)。配線パターンの形成は、露光装置を用いてレジス トパターンを形成した後、塩素系のガスを用いたRIE (反応性イオンエッチング) によって行う。

【0026】次に、下層金属配線30が形成された下地 絶縁膜20上に層間絶縁膜40を形成する(図5

(b)、ステップ203)。この層間絶縁膜40は、プ ラズマCVD法によってSiO,膜を堆積させ、次いで この上にSOG膜を形成した後、エッチパックを利用し て形成する。

【0027】次に、層間絶縁膜40の上にフォトレジス ト膜を形成した後、フッ素系のガスを用いたRIEによ って、直径0.8μmのヴィア孔50を層間絶縁膜40 の所定の位置に形成する(図5(c), ステップ20 4).

【0028】次に、塩素系のガスを用いたプラズマエッ チングにより、ヴィア孔50の底部に露出した、下層金 属配線30表面に存在するアルミナ膜70を除去する (図5(d), ステップ205)。

【0029】次に、大気にさらさずに反応容器に移送し た後、この反応容器内にDMAHと水素とを供給し、こ の混合ガスを原料とするCVD法によって、ヴィア孔5 0のみにA1を選択的に堆積させる。これによって、ヴ ィアプラグ51を形成する(図5(e),ステップ20

【0030】次に、ヴィアプラグ51を形成した基板の 表面に、スピンコート法を用いてエタノールを塗布し乾 燥させる。乾燥させた後、テトラエトキシシラン(TE OS) とO, とを原料とした常温CVD法(O, -TE OS-CVD法) によって、この表面にSiO, 膜36 を堆積させる(図6 (f))。形成したSiO,膜(O ,-TEOS-CVD膜)は、埋め込み性に優れてお り、ヴィア孔の内壁と堆積したヴィアプラグとの間の繊 細な間隙にも充填する。このSiO, 膜は、特に金属質 表面上に堆積し易い性質を有しており、この結果、ヴィ ア孔の内壁とヴィアプラグとの間の隙間にも良好に堆積 すると共に、プラグ部以外での膜厚を薄くしてもプラグ 頭部を完全に覆うことができる。このため、実施例1と 比較して薄いSiO、膜でプラグの突出した部分を固定 し、この後のCMP工程でプラグに与えられるダメージ を防ぐことができ、プラグの信頼性を向上させることが できる。

【0031】この後、ケミカルメカニカルポリッシング (CMP) 法により、層間絶縁膜40の表面から突出し たヴィアプラグの頭部を、SiO、(O、-TEOS-CVD膜) 36と共に研磨して除去し、平坦化する(図 6 (g)、ステップ207)。この際、研磨液として $0.0~\mathrm{nm}$ の膜厚に堆積させ、 Al 合金膜 $\mathrm{3.1}$ を形成する $\mathrm{50}$ は、 pH $\mathrm{1.1}$ のシリカゾルを用い $\mathrm{1.3.5}$ kg $\mathrm{/cm}$ の

圧力の研磨パッドを使ってポリシングを行う。この場へ 合、初期にはプラグ部の盛り上がった部分の圧力が局所 的に大きくなり、その部分のみが極めて速い速度で研磨 が進行する。盛り上り部分が研磨され、全面がほぼ平坦 になった後は、全面的に一定の速度で研磨が進むが、プ ラグ部以外のSiO,膜の膜厚を薄くしておけば、実施 例1に比較して短い時間でCMPを終えることができ る。

【0032】次に、このように平坦化した層間絶縁膜4. 0に表面に、上述した下層金属配線30を形成した方法 10 と同様の方法によって、スパッタ法によりA1合金を4 00乃至1000nmの膜厚に堆積させ、A1合金膜6 1を形成する(図6(h))。この後、A1合金膜61 を所定のパターンに加工して、上層金属配線60を形成 する(図6(i)、ステップ208)。この際に使用さ れるA1合金は、上層金属配線60に用いられるものと 下層金属配線30に用いられるものとで同一成分の合金 であっても異なる成分の合金であってもよい。

【0033】〈実施例3〉他の実施例を図7のフローチ ャート、及び、図8、9の工程図に基づいて説明する。 【0034】まず、Si基板本体10の表面に下地絶縁 膜20を形成した後、スパッタ法によって、この下地絶 縁膜20上にCuが0.5重量%含まれるA1合金を5 00nmの膜厚に堆積させ、A1合金膜31を形成する (図8(a), ステップ301)。

【0035】次に、A1合金膜31を所定のパターンに 加工し、下層金属配線30を形成する(ステップ30 2)。配線パターンの形成は、露光装置を用いてレジス トパターンを形成した後、塩素系のガスを用いたRIE (反応性イオンエッチング) によって行う。

【0036】次に、下層金属配線30が形成された下地 絶縁膜20上に層間絶縁膜40を形成する(図8

(b)、ステップ303)。この層間絶縁膜40は、プ ラズマCVD法によってSiO, 膜を堆積させ、次いで この上にSOG膜を形成した後、エッチバックを利用し て形成する。

【0037】次に、層間絶縁膜40の上にフォトレジス ト膜を形成した後、フッ素系のガスを用いたRIEによ って、直径0.8μmのヴィア孔50を層間絶縁膜40 の所定の位置に形成する(図8(c),ステップ30 4).

【0038】次に、塩素系のガスを用いたプラズマエッ チングにより、ヴィア孔50の底部に露出した下層金属 配線30表面に存在するアルミナ膜70を除去する(図 8 (d), ステップ305)。

【0039】次に、大気にさらさずに反応容器に移送し た後、この反応容器内にDMAHと水素とを供給し、こ の混合ガスを原料とするCVD法によって、ヴィア孔5 0のみにA1を選択的に堆積させる。これによって、ヴ

6)。この際、ヴィア孔50の内壁とヴィアプラグ51 との間に間隙が形成されないように十分に堆積させる。 【0040】次に、ヴィアプラグを形成した基板を、J acque t法と同様の電解液組成(60%過塩素酸2 20cc、90%無水素酸780cc)において、電流 密度10A/dm'、浴温度30℃、電解時間3分の電 解条件で、ヴィア孔50の開孔端から突出したプラグ金 属(A1)を電解研磨によって除去する。これによっ て、層間絶縁膜40の表面は、平坦化される(図9 (f)、ステップ307)。

【0041】次に、このように平坦化した層間絶縁膜4 0に表面に、上述した下層金属配線30を形成した方法 と同様の方法によって、スパッタ法によりA1合金を4 00乃至1000nmの膜厚に堆積させ、A1合金膜6 1を形成する(図9(g))。この後、A1合金膜61 を所定のパターンに加工して、上層金属配線60を形成 する。(図6(h)、ステップ308)。この際に使用 されるAI合金は、上層金属配線60に用いられるもの と下層金属配線30に用いられるものとで同一成分の合 20 金であっても異なる成分の合金であってもよい。

【0042】〈実施例4〉他の実施例を図10のフロー チャート、及び、図11、12の工程図に基づいて説明

【0043】まず、Si基板本体10の表面に下地絶縁 膜20を形成した後、スパッタ法によって、この下地絶 縁膜20上にCuが0.5重量%含まれるA1合金を5 00nmの膜厚に堆積させ、A1合金膜31を形成する (図11(a), ステップ401)。

【0044】次に、A1合金膜31を所定のパターンに 30 加工し、下層金属配線30を形成する(図11(b)参 照、ステップ402)。配線パターンの形成は、露光装 置を用いてレジストパターンを形成した後、塩素系のガ スを用いたRIE(反応性イオンエッチング)によって 行う。

【0045】次に、下層金属配線30が形成された下地 絶縁膜20上に層間絶縁膜40を形成する(図11

(b)、ステップ403)。この層間絶縁膜40は、プ ラズマCVD法によってSiO、膜を堆積させ、次いで この上にSOG膜を形成した後、エッチバックを利用し 40 て形成する。

【0046】次に、層間絶縁膜40の上にフォトレジス ト膜を形成した後、フッ素系のガスを用いたRIEによ って、層間絶縁膜40の所定の位置にヴィア孔を形成す る(図11(c),ステップ404)。なお、この際、 径と深さの異なるヴィア孔A(0.5 μ m径×0.8 μ m深さ)、B(0.8 μ m径×1.8 μ m深さ)及びC (0. 5 μ m径×1. 5 μ m深さ) を形成した。

【0047】次に、塩素系のガスを用いたプラズマエッ チングにより、ヴィア孔A~Cの底部に露出した、下層 ィアプラグ51を形成する(図9(e),ステップ30 50 金属配線30表面に存在するアルミナ膜70を除去する

(図11 (d), ステップ405)。

【0048】次に、大気にさらさずに反応容器に移送した後、この反応容器内にDMAHと水素とを供給し、この混合ガスを原料とするCVD法によって、ヴィア孔A~CのみにAIを選択的に堆積させる。これによって、ヴィアプラグ51を形成する(図12(e),ステップ406)。なお、堆積の程度は、径と深さの異なるヴィア孔が存在するため、もっとも深いヴィアBについて、ヴィア孔最上表面における横断面を考えた場合のヴィア孔に対するヴィアプラグの面積比が、0.8以上になる10までAIを堆積させた。このため、その他のヴィア孔AおよびCにおいては、AIが突出して溢れる状態となった。

【0049】次に、ヴィアプラグを形成した基板をJacquet法と同様の電解液組成(60%過塩素酸220cc、90%無水酢酸780cc)において、電流密度10A/dm2、浴温度30℃、及び電解時間3分の電解条件で、ヴィア孔から突出したAlを電解研磨によって除去し、平坦化する(図12(f)、ステップ407)。電解は、突出した部分から優先的に行われるため、ヴィア孔A、Cにおける突出して溢れたAlがまず除去され、ヴィア孔Bはほとんど電解されることなく、全体が平坦化される。基板表面の平坦化方法は、このような電解研磨に限るものではなく、実施例1あるいは2に示したように、SOG膜や、0,一TEOS-CVD膜によって、ヴィア孔内壁とプラグとの隙間を埋めつつ突出したAlを固定した後、CMP法を実施してもよい。

【0050】次に、このように平坦化した層間絶縁膜40の表面に、上述した下層金属配線30を形成した方法30と同様の方法によって、スパッタ法によりA1合金を400乃至1000nmの膜厚に堆積させ、A1合金膜61を形成する(図12(g)、ステップ408)。

【0051】次に、A1合金膜61を所定のパターンに加工して、上層金属配線60を形成し、多層配線構造を形成する(図12(h)、ステップ408)。なお、このとき使用されるA1合金は、上層金属配線60に用いられるものと下層金属配線30に用いられるものと下層金属配線30に用いられるものと同一成分の合金であってもよい。

【0052】なお、各実施例において、プラグ金属よりも硬質な絶縁性の保護膜として、SOG法によるSiO、膜、0、-TEOS-CVD法による膜SiO、膜を例示したが、この他にも、SiN膜などを使用することもできる。

[0053]

【発明の効果】以上説明したように、本発明にかかる第 1の半導体装置の製造方法によれば、ヴィア孔の開孔端 から上方にプラグ金属が突出するように堆積させ、この 突出したプラク金属をSOG膜などの固い保護膜で署う こことしたので、比較的柔らかいA 1 を含むプラグ金属に対しても、CMPを施し、表面を平坦化することが可能となる。

【0054】また、ヴィア孔内へのプラグ金属の埋め込みが不十分であっても、ヴィア孔内壁とヴィアプラグと間の間隙にも保護膜が充填されるが、この際には、CMPによって、保護膜と共に層間絶縁膜の上層部を除去することにより、露出表面を平坦化することが可能である。

【0055】また、本発明にかかる第2の半導体装置の 製造方法によれば、層間絶縁膜の表面からプラグ金属が 盛り上がるようにして、ヴィア孔内に隙間なくプラグ金 属を堆積させ、この後、この層間絶縁膜の表面に電解研 磨を施すこととしたので、層間絶縁膜の表面から突出し たプラグ金属のみを除去することができ、これによっ て、露出表面を平坦化することが可能となる。

【図面の簡単な説明】

【図1】実施例1にかかる製造工程を示すフローチャートである。

② 【図2】(a)~(e)は、実施例1にかかる各製造工程を順に示す工程図である。

【図3】 (f) ~ (i) は、図2に続く製造工程を順に示す工程図である。

【図4】実施例2にかかる製造工程を示すフローチャートである。

【図5】(a)~(e)は、実施例1にかかる各製造工程を順に示す工程図である。

【図6】 (f) \sim (i) は、図5に続く製造工程を順に示す工程図である。

【図7】実施例3にかかる製造工程を示すフローチャートである。

【図8】(a)~(d)は、実施例3にかかる各製造工程を順に示す工程図である。

【図9】(e)~(h)は、図8に続く製造工程を順に 示す工程図である。

【図10】実施例4にかかる製造工程を示すフローチャートである。

【図11】 (a) \sim (d) は、実施例4にかかる各製造工程を順に示す工程図である。

10 【図12】 (e) ~ (h) は、図11に続く製造工程を順に示す工程図である。


【図13】(a),(b)は、従来の製造方法を示す工 程図である。


【図14】(a), (b)は、従来の製造方法を示す工程図である。


【符号の説明】


10…Si基板本体、20…下地絶縁膜、30…下層金属配線、35…SOG膜(保護膜)、36…SiO


からエカにノンク金偶か矢山するよつに堆積させ、この 、(保護膜)、40…層間絶縁膜、50…ヴィア孔、5 突出したプラク金属をSOG膜などの固い保護膜で覆う 50 1…ヴィアプラグ、60…上層金属配線 【図1】














【図7】



【図10】



【図12】



フロントページの続き

(72)発明者 近藤 英一

千葉県千葉市中央区川崎町1番地 川崎製 鉄株式会社技術研究本部内 (72)発明者 山本 浩

千葉県千葉市中央区川崎町1番地 川崎製 鉄株式会社技術研究本部内

(72)発明者 太田 与洋

千葉県千葉市中央区川崎町1番地 川崎製 鉄株式会社技術研究本部内

